第2节 耗尽型IGFET (修订中)
[TOC]
[绝缘栅场效应晶体管](https://www.allaboutcircuits.com/textbook/semiconductors/chpt- PN 结 (opens new window)。晶体管内部有一个 PN 结，但其唯一目的是提供非导电耗尽区，用于限制通过沟道的电流。
# 1. 原理图符号和物理图
以下是“耗尽”型 N 沟道 IGFET 的示意图：
请注意源极和漏极引线如何连接到 N 通道的任一端，以及栅极引线如何连接到通过薄绝缘屏障与通道隔开的金属板上。该屏障有时由二氧化硅（沙中发现的主要化合物）制成，这是一种非常好的绝缘体。由于这种金属（栅极）- MOSFET (opens new window)。不过，还有其他类型的 IGFET 结构，因此“IGFET”是这类晶体管的更好描述。
还要注意 IGFET 有四个连接。在实践中，衬底引线直接连接到源极引线以使两者在电气上共用。通常，这种连接是在 IGFET 内部进行的，消除了单独的基板连接，从而产生了一个三端器件，其原理图符号略有不同：
由于源极和衬底相互共用，IGFET 的 N 层和 P 层最终通过外部导线直接相互连接。这种连接可防止在 PN 结上施加任何电压。结果，两种材料之间存在一个耗尽区，但它永远不会膨胀或塌陷。JFET操作是基于PN结耗尽区的扩展，但是这里在IGFET中不可能发生，所以IGFET操作必须基于不同的效果。
事实上，当在栅极和源极之间施加控制电压时，由于耗尽区靠近或远离栅极移动，沟道的电导率会发生变化。换言之，沟道的有效宽度变化与 JFET 一样，但沟道宽度的这种变化是由于耗尽区位移而不是耗尽区扩展。
# 2. N沟道IGFET
在 N 沟道 IGFET 中，将正 (+) 施加到栅极和负 (-) 施加到源极的控制电压具有排斥 PN 结的耗尽区、扩大 N 型沟道和增加导电性的效果：
反转控制电压的极性会产生相反的效果，吸引耗尽区并缩小沟道，从而降低沟道电导率：
绝缘栅允许控制任何极性的电压，而不会有正向偏置结的危险，正如 JFET 所关注的那样。这种类型的 IGFET 虽然被称为“耗尽型”，但实际上具有耗尽（沟道变窄）或增强（沟道扩展）其沟道的能力。输入电压极性决定了通道将受到影响的方式。
了解哪种极性具有哪种效果并不像看起来那么困难。关键是要考虑半导体掺杂的类型 (opens new window)在通道中使用（N 通道还是 P 通道？），然后将该掺杂类型与通过源极引线连接到通道的输入电压源的一侧相关联。如果 IGFET 是 N 沟道，并且输入电压的连接方式是正 (+) 侧在栅极上，而负 (-) 侧在源极上，则通道将随着额外电子的积聚而增强介电势垒的通道侧。想一想，“负 (-) 与 N 型相关，从而用正确类型的电荷载流子（电子）增强通道并使其更具导电性。” 相反，如果输入电压以另一种方式连接到 N 沟道 IGFET，因此负 (-) 连接到栅极，而正 (+) 连接到源极，自由电子将从通道中“抢走”，因为栅极沟道电容器电荷，
# 3. P沟道IGFET
对于 P 沟道 IGFET，输入电压极性和沟道效应遵循相同的规则。也就是说，它需要与 N 沟道 IGFET 正好相反的极性来耗尽或增强：
用标准 IGFET 符号说明正确的偏置极性：
当在栅极和源极之间施加零电压时，IGFET 将在源极和漏极之间传导电流，但不会像通过适当的栅极电压增强电流那样大。这将耗尽型或简称为 D 型 IGFET 在晶体管世界中独树一帜。双极结型晶体管是常关型器件：没有基极电流，它们阻止任何电流通过集电极。结型场效应晶体管是常开器件：在施加零栅源电压的情况下，它们允许最大漏极电流（实际上，您可以通过在栅极和栅极之间施加非常小的正向偏置电压来诱使 JFET 进入更大的漏极电流）源，但在实践中不应这样做，以免损坏其脆弱的 PN 结）。然而，D 型 IGFET 通常是半导通器件：在没有栅源电压的情况下，它们的导通电平介于截止和完全饱和之间。此外，它们可以承受施加的任何极性的栅源电压，PN 结不会因绝缘屏障而受到损坏，尤其是源极和衬底之间的直接连接防止了结上的任何电压差。
具有讽刺意味的是，D 型 IGFET 的导电行为与三极管/四极管/五极管种类的电子管惊人地相似。这些设备是电压控制的电流调节器，在施加零控制电压的情况下同样允许电流通过它们。一个极性的控制电压（栅极负极和阴极正极）会降低通过管子的电导率，而另一个极性的电压（栅极正极和阴极负极）会提高电导率。我觉得奇怪的是，后来发明的晶体管设计中的一个表现出与第一个有源（电子）设备相同的基本特性。
# 4. D型IGFET的SPICE仿真
一些SPICE (opens new window)分析将展示 D 型 IGFET 的电流调节行为。首先，在零输入电压（栅极与源极短路）和电源从 0 伏扫描到 50 伏的情况下进行测试。该图显示漏极电流：
n 通道 igfet 特性曲线 m1 1 0 0 0 mod1 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end
[正如任何晶体管](https://www.allaboutcircuits.com/video- 电源时会发生什么： (opens new window)
n 通道 igfet 特性曲线 m1 1 3 0 0 mod1 vin 0 3 dc 0.5 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end
毫不奇怪，现在将漏极电流调节为 2.5 µA 的较低值（低于零输入电压时的 10 µA）。现在让我们施加另一个极性的输入电压，以增强 IGFET：
n 通道 igfet 特性曲线 m1 1 3 0 0 mod1 vin 3 0 dc 0.5 vammeter 2 1 dc 0 v1 2 0 .model mod1 nmos vto=-1 .dc v1 0 50 2 .plot dc i(vammeter) .end
随着晶体管通过小控制电压得到增强，漏极电流现在增加了 22.5 µA (2.250E-05 安培)。从这三组电压和电流图可以看出，漏极电流与栅源电压的关系是非线性的，就像 JFET 一样。消耗电压为 1/2 伏时，漏极电流为 2.5 µA；输入电压为 0 伏时，漏极电流高达 10 µA；在 1/2 伏的增强电压下，电流为 22.5 µA。为了更好地理解这种非线性，我们可以使用 SPICE 绘制一系列输入电压值上的漏极电流，从负（耗尽）图扫描到正（增强）图，将 V1 的电源电压保持在一个常数值：
n 通道 igfet m1 1 3 0 0 mod1 vin 3 0 vammeter 2 1 dc 0 v1 2 0 dc 24 .model mod1 nmos vto=-1 .dc vin -1 1 0.1 .plot dc i(vammeter) .end
就像 JFET 一样，IGFET 的这种固有非线性有可能导致放大器电路失真，因为输入信号不会在输出端以 100% 的准确度再现。另请注意，耗尽方向上约 1 伏的栅极-源极电压能够夹断沟道，因此实际上没有漏极电流。D 型 IGFET 与 JFET 一样，具有一定的夹断电压额定值。此额定值随晶体管的精确独特性而变化，可能与我们此处的模拟不同。
# 5. IGFET的特性曲线
绘制 IGFET 的一组特性曲线，我们看到了与 JFET 相似的模式：
相关练习：
总目录：